微电子系统必须在接触放电模式下维持 8kV 的 ESD 水平，才能达到系统级 ESD 标准（IEC 61000-4-2）中“4 级”的抗扰度要求。硅片中器件尺寸有限的片上 ESD 保护电路难以承受系统级 ESD 测试的过应力。因此，在微电子系统的印刷电路板 (PCB) 上添加了分立 TVS，以保护 CMOS IC 免受系统级 ESD 测试的过应力。此类 TVS 通常放置在 PCB 布局上 CMOS IC 的 I/O 端口附近，以及电源引脚附近。具有较低保持电压的 TVS 可以承受更高的 ESD 规格，因为当 ESD 电流通过其放电时，其自身产生的热量较低。因此，一些商用 TVS 产品设计为具有较低的保持电压，以提供高 ESD 规格。但是，据报道，保持电压低于电路工作电压的片上 ESD 保护器件会遭受类似闩锁的故障。在本文中，我们想研究保持电压低于系统工作电压的板载 TVS 是否确实对微电子系统造成了负面影响。

测试设置

图 1 显示了被测设备 (EUT)，其中两个 CMOS IC（IC-1 和 IC-2）由 PCB 上的一条信号迹线上的 TVS 保护。为了模拟微电子系统中的输出端口，CMOS 反相器（IC-1）被用作传输端口来传输信号。另一个 CMOS 反相器 (IC-2) 是一个接收端口，用于模拟微电子系统中的输入端口。IC-1的电源脚接3.3V的VDD1，IC-2的电源脚接3.3V的VDD2。施加到 IC-1 的输入信号为逻辑“低”。因此，IC-2的输入管脚接收到的信号为逻辑“高”，IC-2的输出保持“低”状态。为了在微电子系统的 PCB 上模拟 TVS 的 ESD 保护，一个 TVS 从信号走线（连接 IC-1 的输出引脚和 IC-2 的输入引脚）到地。所有这三个器件（IC-1、IC-2 和 TVS）都焊接到 PCB 上，形成用于系统级 ESD 测试的 EUT。系统级 ESD 测试期间 IC-1 和 IC-2 输出引脚的瞬态电压波形通过示波器的通道 1（CH-1）和通道 2（CH- 2)，如图1所示。将测试三个具有不同保持电压的商用 TVS。这三款TVS都宣称可以作为3.3-VI/O口保护器使用。没有 TVS 的 EUT 也将作为参考进行测试。通过对这些 EUT 进行系统级 ESD 测试，

图 1 还显示了采用 IEC 61000-4-2 标准规定的间接接触放电测试模式的系统级 ESD 测试的测量设置。具有指定 ESD 电压的系统级 ESD 枪快速扫描到水平耦合平面 (HCP)，ESD 能量将耦合到 EUT。IC-1和IC-2输出引脚的瞬态电压波形将通过示波器通道1（CH-1）和通道2（CH-2）的分离电压探头进行监测和记录。

图 1：IEC 61000-4-2 标准中规定的采用间接接触放电测试模式的系统级 ESD 测试的被测设备 (EUT) 和测量设置。

实验结果

A. TVS 的 DC IV 特性

通过曲线跟踪仪（Tek370B）测量三个商用TVS的dc IV特性，结果如图2所示。通过较低的触发电压，可以更早地触发TVS以保护微电子系统中的CMOS IC当过应力电压在它上面跳动时。三个 TVS 的保持电压 (V _Hold ) 和保持电流 (I _Hold ) 总结在表 I 中。使用较低的保持电压，耦合到 PCB 上的迹线的过应力电压可以被 TVS 钳制得更低。

图 2：三个商用 TVS（TVS-1、TVS-2 和 TVS-3）在不同保持电压下的测量直流 IV 特性。

这三个 TVS 的直流特性总结在表 I 中。TVS-1 和 TVS-2 的保持电压分别为 0.8V 和 1.7V，小于 3.3V 的系统工作电压。TVS-3的保持电压为4.9V，高于系统工作电压3.3V。下面将研究不同保持电压的 TVS 保护的微电子系统的信号完整性。

表 1：TVS DC 特性总结

系统级 ESD 测试下的瞬态响应

在系统级ESD测试下（如图1所示），在+的系统级ESD测试期间，在具有TVS-1保护的IC-1输出管脚和IC-2输出管脚处测得的电压波形1000V 熔断如图 3 所示。在 ESD 熔断之前，IC-1 的输出引脚和 IC-2 的输出引脚的初始状态保持在逻辑“高（3.3V）”和逻辑“低（0V）” )”，分别如图 3 所示的 CH-1 和 CH-2 波形。在系统级 ESD 击穿期间，从 ESD 枪注入的瞬态电压将耦合到 PCB 上的迹线，作为在 CH-1 和 CH-2 电压波形中观察到的瞬态尖峰。在 +1000V 的 ESD 击穿后，IC-1 输出引脚的电压下降到 0.8V，即使 IC-1 输入引脚的输入信号仍保持在逻辑低电平 (0V)。就在 ESD 击穿引起的瞬态尖峰之后，CH-1 的电压从 3.3V 下降到 0.8V。这个 0.8V 的钳位电压与表 I 中 TVS-1 的保持电压完全相同。系统级 ESD 测试期间的瞬态尖峰可以触发 TVS-1 进入其保持状态，因此信号电压电平在IC-1 的输出引脚被钳位到 0.8V。TVS-1 确实打开以钳制瞬态尖峰，因此可以很好地保护 PCB 上的 IC 免受电气过应力。但是，IC-1输出引脚的信号电压电平被TVS-1的较低保持电压（0.8V）锁定，进而导致IC-2输出引脚的错误逻辑状态变为逻辑高（3.3V） 。这种由 TVS-1 在系统级 ESD 测试后引起的错误逻辑状态，即使硬件（CMOS IC）没有被 ESD 应力损坏，也会对系统操作造成一些错误（软错误）或故障。当 ESD 电压更高时（在大多数系统级应用中通常为 8kV），这种信号完整性问题在受此 TVS-1 保护的微电子系统中会变得更加严重。

图 3：IC-1（CH-1）输出引脚和 IC-2（CH-2）输出引脚测量的瞬态电压波形，在系统级 ESD 测试期间具有TVS-1保护+1000V 电击。

在-7000V zapping 的系统级ESD 测试中，IC-1 输出管脚和IC-2 带TVS-2 保护的输出管脚测得的电压波形如图4 所示。在 -7000V 的 ESD 击穿后，IC-1 输出引脚的电压电平下降并钳位在 ~1.7V，接近 TVS-2 的保持电压（如表 I 所示）。由于 CH-1 的 TVS-2 钳位电压电平，IC-2 (CH-2) 输出引脚的电压电平完全错误 (0.3 ~ 0.7V)。CH-2 的输出逻辑状态从逻辑“低”变为模棱两可的状态，在系统级 ESD 击穿 -7000V 后，将导致系统运行严重故障。

图 4：系统级 ESD 测试期间IC-1（CH-1）和 IC-2（CH-2）输出引脚处测量的瞬态电压波形，TVS-2保护-7000V 电击。

在高达 ±30000V 的系统级 ESD 跳变期间，IC-1 的输出引脚和具有 TVS-3 保护的 IC-2 的输出引脚的测量电压波形如图 5 所示。 ESD 尖峰耦合到IC-1 的输出引脚会在微电子系统中产生过冲电压。虽然过冲电压会在 TVS-3 上触发，但在过应力电压释放到地后 TVS-3 会关闭。由于 TVS-3 的保持电压大于系统工作电压，在耦合的 ESD 能量释放后，TVS-3 会自动关闭。在 IC-1 的输出引脚保持正确的逻辑状态 (3.3V) 的情况下，在高达 ±30000V 的系统级 ESD 跳变之后，CH-2 的输出逻辑状态也保持在正确的状态 (0V) . 因此，TVS-3 可以为 PCB 提供高效的系统级 ESD 保护，

图 5：IC-1（CH-1）输出引脚和 IC-2（CH-2）输出引脚上测得的瞬态电压波形，在系统级 ESD 测试期间具有TVS-3保护±30000V 跳动。

受 TVS 保护的 PCB 在系统级 ESD 测试下的瞬态响应测量结果总结在表 II 中。没有 TVS 保护的 EUT 可以通过高达 ±19000V 的系统级 ESD 测试。但是，具有 TVS-1 和 TVS-2 保护的 EUT 的通过 ESD 电压降低到低于 7000V。由于 TVS-1 和 TVS-2 的保持电压低于系统工作电压，由于信号完整性问题，这两个 TVS 保护的 EUT 不能满足“4 级”的抗扰度要求。为了安全地保护微电子系统免受系统级 ESD 过应力的影响，以及在现场应用中保持信号完整性正确，TVS 的保持电压应略高于微电子系统中信号的最大电压电平。

表二：测量结果汇总

结论

在系统级ESD测试下，详细研究了由三种不同保持电压的商用TVS保护的微电子系统的信号完整性。由于信号完整性问题，某些 TVS 可能会导致系统操作出现软错误或故障。从本工作的实验结果来看，通过选择保持电压大于系统工作电压的TVS-3，受TVS-3保护的系统可以有效提高系统级ESD抗扰度高达±30000V。为了在微电子系统中保持信号完整性正确和良好，强烈推荐保持电压大于系统工作电压的 TVS。