１　引言

随着电力系统新型负荷及非线性负荷的大量增加，电力系统的电压和电流波形会发生严重畸变，从而给电力系统带来很大的“电网污染”。特别是用户内部短路以及开关操作、变压器或电容器组投切时的短时中断均会引起暂态、瞬时过电压以及电压凹陷、凸起或短时供电中断等电能质量扰动问题。同时电网系统中的谐波成份也越来越复杂，严重的电力“污染”对某些行业（如医院的精密仪器、微计算机系统以及智能电子、工业过程控制中的微处理器等）构成了巨大的威胁，甚至造成“瀑布”式的连锁反映，从而引发电网崩溃的事件。所以，电力系统中电网数据的精确采集、故障判断、数据处理已成为电网正确运行的焦点。

    现有的电网质量分析板受器件和分析方法的限制，大多对系统中的暂态、短时扰动信息难以快速、准确地捕捉。随着高速数字信号处理ＤＳＰ　技术的发展及其制造成本的降低，ＤＳＰ技术在电力系统的各个研究领域得到了广泛的应用。表１是ＤＳＰ方式与传统芯片处理方式的能力对比，从中可以看出ＤＳＰ用作处理器的优势。

表1 DSP与传统芯片处理能力对比表    （３）对电压、电流的ｌ～６３次谐波进行分析，给出幅度、相位以及三相电压、电流的总畸变率；    由于ＴＭＳ３２０Ｆ２０６仅有一个同步通讯口，因而设计中采用ＤＳＰ的ＵＡＲＴ扩展。同时由于输入输出接口的资源有限，故采用了ＣＰＬＤ扩展。图２中将ＤＳＰ及电源、地、光电耦合器等做了简化，有兴趣的读者可以查询相关资料。本系统中１６Ｃ５５２的串口和并口都工作在中断工作方式，１６Ｃ５５２的ＣＬＫ端外接１５．９７４４ＭＨｚ晶振时，可通过设置除数寄存器的高、低位ＤＬＭ、ＤＬＬ来确定通讯的波特率。    为了便于调试和实现程序加载、设置软件断点等功能，系统扩展了３２ｋ的快速ＳＲＡＭ来将程序、参数放入其中，调试成功后，可将待固化程序通过仿真器烧入ＴＭＳ３２０Ｆ２０６的第一块１６ｋ字的Ｆｌａｓｈ中，第二块用于固化放置重要参数。为了调试方便和有效利用资源，程序、数据片选应采用图３所示的连接方式，调试时程序选用前１６ｋ（８０００Ｈ～ＢＦＦＦＨ）的ＳＲＡＭ，后１６ｋ（Ｃ０００Ｈ～ＦＦＦＦＦＨ）用于存放数据参数。

２ 基于ＴＭＳ３２０Ｆ２０６的硬件设计

基于ＤＳＰ处理板的主体设计思想是采用ＤＳＰ芯片ＴＭＳ３２０Ｆ２０６构成数字处理系统，并以下位机为主体实现实时采样、数据处理、分析和短时储存，然后与上位机进行数据通讯，以及利用远程计算机进行展示和数据库存储管理等。具体操作如下：

（１）用处理板测量并计算三相电流、电压的有效值、有功功率、无功功率以及功率因数；对４０Ｈｚ～２ＭＨｚ频率输入信号进行测频采样；

（２）对数据进行处理，分析查错，给出报警类别，并给出开关量输出信号以便进行开合闸操作；

图2

（４）通过１６Ｃ５５２芯片ＵＡＲＴ扩展２个ＲＳ－２３２和一个ＲＳ－４８５接口以便与上位机进行数据交换，同时扩展一并行口以与打印机相连；

（５）用看门狗进行刷新、复位并实时检测系统；

该处理板的主控芯片选用定点ＤＳＰ芯片ＴＭＳ３２０Ｆ２０６。系统的硬件功能框图如图１所示。

该电网采样数据处理板的功能是在数字信号处理芯片ＴＭＳ３２０Ｆ２０６的控制下完成的。数据采样模块采用的３片高速１４位Ａ／Ｄ芯片ＭＡＸ１２５在工作时外接与１６Ｃ５５２公用的１６ＭＨｚ时钟，因其并行接口数据访问和总线释放的时间特性与ＤＳＰ的特性兼容，因此，其转换结果可由ＤＳＰ不加等待状态而直接读取。３片ＭＡＸ１２５在此用１２路进行同步采样不用的通道为防干扰应接地。电压、电流等模拟量通过变压器转换成－５Ｖ～＋５Ｖ的电压，并在滤波后接入ＭＡＸ１２５，转换开始信号由ＤＳＰ的引脚ＴＯＵＴ提供给３片ＭＡＸ１２５的ＣＯＮＶＳＴ引脚，并在上升沿启动采样，片内的时序发生器可控制指定的通道以使其按顺序进行转换，并将结果存储在片内１４Ｂｉｔ×４的ＲＡＭ中，转换结束后，每片ＭＡＸ１２５的ＩＮＴ引脚变低３片通过ＣＰＬＤ或门输出给ＤＳＰ。读取结果时，执行连续读操作，第一次读到的是第一通道的数据，第二次读的是第二通道的数据，依此类推。

１６Ｃ５５２是ＴＩＴＬｌ６Ｃ５５２　、ＥＸＡＲＳＴ１６Ｃ５５２　 、ＶＬＳＩＶＬ１６Ｃ５５２　等公司生产的异步通信芯片。在采样处理板中１６Ｃ５５２可作为ＲＳ２３２、ＲＳ４８５串口和打印机并口的扩展芯片，并通过ＭＡＸ２３２驱动芯片来和ＭＡＸ１４８６驱动芯片与上位机进行通讯。图２为ＵＡＲＴ扩展的电路图。

图4

在硬件电路设计中，ｌ６Ｃ５５２的片内寄存器选择线Ａ０～Ａ２以及读写信号均由ＤＳＰ直接控制。串、并行通道的片选线ＣＳＡ、ＣＳＢ和ＣＳＰ则由ＣＰＬＤ直接控制，可根据需要选择串行通信方式还是并行通信方式。为防止干扰，系统加入了光电隔离器，由于ＲＳ２３２电平与ＣＭＯＳ电平不同，因此ＲＳ２３２驱动器与ＣＭＯＳ电平连接时必须经过电平转换，ＭＡＸ２３２就是完成这一功能的。另外，用ＭＡＸｌ４８６来实现与ＲＳ４８５的通讯，该驱动芯片的ＯＥ、Ｈ／Ｆ可决定电路是工作在半双工还是全双工状态，并可由ＣＰＬＤ来控制选择。ｌ６Ｃ５５２的并口可直接连接到ＰＣ机的并口上而无须电平转换。通讯时，通过中断ＩＮＴ１～ＩＮＴ３可向ＣＰＬＤ逻辑块发生申请，并由ＤＳＰ响应。

该系统能测量４０Ｈｚ～２ＭＨ的信号频率。测量工频时，电网信号经变压器降压后，再经过滤波器和比较器送给ＣＰＬＤ进行计数测量。８ＭＨｚ（ＣＬＫ）晶振脉冲输入可以使用单独的有源晶振，也可以用ＣＰＬＤ对已有的１６ＭＨｚ晶振分频得到。

选用完成系统电源监控的看门狗复位芯片ＭＡＸ１２３２，可设置为自动刷新和手动复位结合方式。当电压检测器监控到Ｖｃｃ低于所选择的容限时，系统将输出并保持复位电平；以使ＤＳＰ能在一定时间内触发ＳＴ端来刷新看门狗。如果ＳＴ在２５０ｍｓ间隔内未触发，ＭＡＸ１２３２自动发出信号来复位系统。

３ 基于ＴＭＳ３２０Ｆ２０６的软件流程

该数据采集处理板通过ＴＭＳ３２０Ｆ２０６内部定时器中断来启动Ａ／Ｄ转换，中断周期被设置为每周波采样６４点，即约３１２．５ｎｓ触发一次中断。ＭＡＸ１２５的１２路Ａ／Ｄ转换完成后，电路将触发中断信号ＩＮＴ０给ＤＳＰ。实时数据由ＤＳＰ通过连续读脉冲将数据存到内、外部扩展ＲＡＭ或通过通讯扩展芯片传给上位机。当数据采样达到６４个点后，开始执行ＦＦＴ单元。通常将ＦＦＴ算法程序块存到ＤＳＰ内部存储单元Ｂ０中，该单元是一个６４点同址基２ 时间抽取的ＦＦＴ模块。通过ＤＳＰ算法可实现对各项电能质量指标及其它电参数的计算与分析，同时进行数据处理（包括谐波分析和不平衡度分析），也就是在采样点采样后实时检测信号的峰值、有效值等信息，以判断过压、欠压、振荡等电能质量问题。最后将实时波形或分析谱结果传送到ＰＣ上位机或其它网络上。系统的每个采样周期的时间分配见图４ 所示。其软件主程序和中断处理程序流程图分别见图５、图６ 所示。

４　结束语

我国对电网质量研究起步较晚，目前使用的电网质量检测设备与发达国家还有一定距离，因此，电网污染问题仍然有待于进一步解决，传统的采样装置有待于进一步优化提高，本文设计的电力采样处理板采用ＤＳＰ芯片构成数字处理系统，以下位机为主体实现实时采样、数据处理、分析和短时储存，同时与上位机进行数据通讯并利用远程计算机展示和存储管理数据库。实验证明：利用该设备可提高系统的运算速度和精度而且性价比很高。</